



AK2365A

FM IF Detector with Narrow Band Filter

1. 特長

- 動作電圧： 2.6～5.5V
- 温度範囲： -40～+85℃
- 感度： 12dB SINAD (-102dBm) *De-emphasis + BPF
- 2ndミキサ内蔵
- ローカル周波数： 45.9MHz、50.4MHz、57.6MHz
- 帯域可変型IFフィルタ内蔵
- FM復調回路内蔵 (PLL検波方式)
- RSSI回路内蔵
- ノイズスケルチ回路内蔵
- 消費電流： 6mA (Typ.)
- パッケージ： 32pin-QFNJ (4mm角、0.4mmピッチ)


2. アプリケーション

- 業務用デジタル無線システム (Channel spacing for 6.25kHz,12.5kHz)
- 簡易無線機
- アマチュア無線システム

3. 目次

1. 特長.....	1
2. アプリケーション.....	1
3. 目次.....	2
4. ブロック図.....	3
5. 回路構成.....	4
6. ピン/機能.....	5
7. 絶対最大定格.....	7
8. 推奨動作条件.....	7
9. デジタルDC特性.....	7
10. デジタルACタイミング.....	8
11. パワーアップシーケンス.....	10
12. システムリセット.....	10
13. 消費電流.....	11
14. アナログ特性.....	12
15. シリアルインターフェース.....	17
16. キャリブレーション動作説明.....	24
17. AGC動作説明.....	25
18. 外部接続回路推奨例.....	26
19. パッケージ.....	30

4. ブロック図



5. 回路構成

ブロック	機能
MIX	IFIPから出力された信号をLO信号により、ダウンコバートする回路。
AGC+BPF	AGCとBPFを交互にカスコードに配置し、2nd Mixerからの信号に含まれる妨害波を徐々に抑圧しながら希望波を増幅する回路。
IFBUF	AGC+BPFにてフィルタリングされた信号を外部出力する回路。
Divider	LOIN端子からの信号を分周し、BPFにクロックを供給する回路。
Limiter	AGC+BPFにてフィルタリングされた信号をさらに増幅し、矩形波信号を生成する回路。
DISCRI	PLL検波方式によりLIMITERからのIF信号を音声信号に復調するFM復調回路。
LPF	DISCRIで発生するノイズを除去するためのフィルタ。
Noise AMP	ノイズスケルチ用BPFを構成するためのアンプ。
Noise Rectifier	ノイズレベルを検出するための整流回路。
Comparator	ノイズレベルを比較するための回路。
RSSI	LIMITERから得られる信号より、受信信号強度(Received Signal Strength Indicator)を求める回路。
VIREF	内部の基準電圧を生成する回路。
LDO	一部の回路ブロックに1.8Vの電圧を供給する回路
Control Logic	レジスタ回路は、1ビットのインストラクション、6ビットのアドレス、8ビットのデータ、計16ビットで1フレームを構成し、ICの内部状態を設定する回路。

6. ピン/機能

ピン番号	ピン名称	ピンタイプ	パワー ダウン時 ピン状態	機能
1	IFIP	AI	注1)	IF信号入力端子
2	NC	AIO	Z	NC端子
3	NC	AIO	Z	NC端子
4	NC	AIO	Z	NC端子
5	NC	AIO	Z	NC端子
6	VREFA	AO	Low	LDO基準電圧用コンデンサ接続端子
7	AVSS	PWR	-	グラウンド端子
8	AVDD	PWR	-	アナログ電源端子
9	BIAS	AO	Z	基準電圧源用バイアス抵抗接続端子
10	NRECTO	AI	注2)	全波整流回路出力端子
11	NAMPO	AO	Z	ノイズスケルチ用アンプ出力端子
12	NAMPI	AI	Z	ノイズスケルチ用アンプ入力端子
13	AUDIOOUT	AO	注3)	復調信号出力
14	DISCOUT	AO	注4)	DISCRIMINATOR LPF用端子2
15	PDOUT	AO	Z	DISCRIMINATOR LPF用端子1
16	RSSIOUT	AO	Z	受信信号レベル判定用キャパシタ接続端子
17	IFOUT	AO	注5)	IFBUF出力端子
18	AVSS2	PWR	-	グラウンド端子
19	PDN	DI	Z	LDO用パワーダウン端子
20	RSTN	DI	Z	ハードウェアリセット端子
21	CSN	DI	Z	シリアルデータ用チップセレクト入力端子
22	SCLK	DI	Z	シリアルデータ用クロック入力端子
23	SDATA	DB	Z	シリアルデータ用入出力端子
24	DETO	DO	Z	信号検出出力端子
25	DVDD	PWR	-	デジタル電源端子
26	DVSS	PWR	-	グラウンド端子
27	VREFD	AO	Low	LDO基準電圧用コンデンサ接続端子
28	AVSS3	PWR	-	グラウンド端子
29	AGNDOUT	AO	Low	アナログ基準グラウンド安定化コンデンサ接続端子
30	AGNDIN	AI	Low	アナログ基準グラウンド安定化コンデンサ接続端子
31	LOCAP	AI	注6)	ローカル信号入力端子
32	LOIN	AI	注6)	ローカル信号入力端子


注1) デバイス内部で50kΩを介してVSSに接続。

注2) デバイス内部で720kΩを介してVDDに接続。

注3) デバイス内部で830kΩを介してVSSに接続。

- 注4) デバイス内部で50kΩを介してVSSに接続。
 注5) デバイス内部で480kΩを介してVSSに接続。
 注6) デバイス内部で139kΩを介してVDDに接続。

• ピン配置図



7. 絶対最大定格

項目	記号	Min.	Max.	単位
電源電圧	AVDD	-0.3	6.5	V
	DVDD	-0.3	6.5	V
グラウンドレベル	VSS	0	0	V
入力印可電圧	V_{IN}	-0.3	AVDD+0.3	V
		-0.3	DVDD+0.3	V
入力印可電流(電源ピンを除く)	I_{IN}	-10	+10	mA
保存温度	T_{stg}	-55	125	°C

注:電圧は全てVSSピンに対する値です。

注意:この値を超えた条件で使用した場合、デバイスを破壊することがあります。
また通常の動作は、保証されません。

8. 推奨動作条件

項目	記号	条件	Min.	Typ.	Max.	単位
動作温度	T_a		-40		85	°C
動作電源電圧	AVDD		2.6	3.0	5.5	V
	DVDD	DVDD ≤ AVDD	2.6	3.0	5.5	V
アナログ基準電圧	AGND	AGNDOUT		1/2VREF A		V
出力負荷抵抗	R_{L1}	AUDIOOUT, DISCOUT ,NAMPO	30			kΩ
出力負荷容量	C_{L1}	AUDIOOUT, DISCOUT ,NAMPO			15	pF
	C_{L2}	IFOUT		21	26	pF

注:電圧は全てVSSピンに対する値です。

9. デジタルDC特性


項目	記号	条件	Min.	Typ.	Max.	単位
高レベル入力電圧	V_{IH}	RSTN, SCLK, SDATA, CSN, PDN	0.8DVDD			V
低レベル入力電圧	V_{IL}	RSTN, SCLK, SDATA, CSN, PDN			0.2DVDD	V
高レベル入力電流	I_{IH}	$V_{IH}=DVDD$ RSTN, SCLK, SDATA, CSN, PDN			10	μA
低レベル入力電流	I_{IL}	$V_{IL}=0V$ RSTN, SCLK, SDATA, CSN, PDN	-10			μA
高レベル出力電圧	V_{OH}	$I_{OH}=+0.2mA$ SDATA	DVDD-0.4		DVDD	V
低レベル出力電圧	V_{OL}	$I_{OL}=-0.4mA$ SDATA, DETO	0.0		0.4	V

10. デジタルACタイミング


1) シリアルインターフェース タイミング

このLSIは、CSN, SCLK, SDATAの3線同期式シリアルインターフェースにより、データの書き込みと読み出しを行ないます。SDATA(シリアルデータ)は、書き込み/読み出しの識別ビット(R/W)、レジスタアドレス(MSBファースト, A5~A0)とコントロールデータ(MSBファースト, D7~D0)で構成されます。

書き込み (WRITE 命令)



読み出し (READ 命令)




- R/W** :レジスタへのアクセスが書き込みか、読み出しかをこのビットで識別します。
このビットが"Low"の場合には書き込み、"High"の場合には読み出しとなります。
- A5~A0** :アクセスしようとしているレジスタのアドレスを表します。
- D7~D0** :レジスタへの書き込み、もしくはレジスタからの読み出しデータです。


- ① CSN(チップセレクト)は、通常"High"に設定します。
CSNを"Low"に設定すると、シリアルインターフェースがアクティブとなります。
- ② 書き込み時は、アドレス A0 とデータ D7 と間は、"Low"を設定願います。CSN が"Low"区間で、SCLK の 16 クロックの立ち上がりに同期して SDATA より識別ビット、アドレス、データの順に取り込みます。入力データの確定は、16 個目のクロックの立ち上がりで行われます。(クロックのカウントが 16 より手前で CSN が"H"になった場合には、その入力データは無効になりますので、ご注意ください。)
CSN が"L"の時、クロックの 16 発毎に書き込みが行われますので、CSN が"L"の間は連続で書き込みが可能です。
- ③ 読み出しでは、CSN が"Low"区間で、SCLK の前半 7 クロックの立ち上がりに同期して SDATA より識別ビット、アドレスを取り込み、後半の 9 クロックの立ち下がりに同期して指定したアドレスのデータが出力されます。アドレス A0 とデータ D7 間のデータは、不定となりますのでご注意ください。
SCLK の後半 9 クロックでデータ出力の区間では、SDATA への入力は"Hi-Z"としてください。
連続での読み出しはデータが保証されませんので、データ読み出し毎に CSN を"H"に設定してください。

2) 詳細タイミング


WRITE 命令



READ 命令




立ち上がり、立下り時間



項目	記号	条件	Min.	Typ.	Max.	単位
CSN setup time	t_{CSS}		100			ns
SDATA setup time	t_{DS}		100			ns
SDATA hold time	t_{DH}		100			ns
SCLK high time	t_{WH}		500			ns
SCLK low time	t_{WL}		500			ns
CSN low hold time	t_{CSLH}		100			ns
CSN high hold time	t_{CSHH}		100			ns
SDATA Hi-Z setup time	t_{SD}		500			ns
SCLK to SDATA output delay time	t_{DD}	20pF負荷			400	ns
CSN to SDATA input delay time	t_{CD}	20pF負荷	200			ns
SCLK rising time	t_R				250	ns
SCLK falling time	t_F				250	ns

注) デジタル入力のタイミングは立ち上がり・立ち下がり信号の 0.5VDD の値を基準とします。
 また、デジタル出力のタイミングは立ち上がり・立ち下がり信号の 0.5VDD の値を基準に測定されます。

11. パワーアップシーケンス




注) PDN解除後のレジスタ値は初期値が不定です。確定させるためにはレジスタの初期化が必要です。

12. システムリセット

項目	記号	条件	Min.	Typ.	Max.	単位	備考
ハードウェアリセット 信号入力幅	t_{RSTN}	RSTN端子	1			μs	注1)
ソフトウェアリセット		SRSTレジスタ					注2)

注1) PDN解除後、ハードウェアリセット動作(レジスタの初期化)を必ず行なって下さい。1 μs 以上の“Low”パルス入力でリセットがかかり、動作モード**Mode2**となります。
またこの時のデジタル入力(DI)端子は、RSTN:High、SCLK:Low、SDATA:Low、CSN:Lowと設定ください。



注2) SRST[7:0]レジスタに0x04:10101010データを書き込むと、ソフトウェアリセットが実行されます。この設定により動作モード**Mode2**(スタンバイ2)となり、レジスタは初期値となります。このレジスタは、ソフトウェアリセット完了後は“0”となります。

13. 消費電流

項目	記号	条件	Min.	Typ.	Max.	単位
消費電流	IDD0	Mode0 パワーダウン時			0.01	mA
	IDD1	Mode1 (設定禁止)			-	mA
	IDD2	Mode2 スタンバイ(初期値)		0.4	0.7	mA
	IDD3	Mode3		1	1.6	mA
	IDD4	Mode4、デジタル無線モード1 無信号時消費電流		5.6	7.5	mA
	IDD5	Mode5 デジタル無線モード2 無信号時消費電流		6	8	mA
	IDD6	Mode6 アナログ無線モード 無信号時消費電流		6	8	mA
	IDD7	Mode7 Full Power On 無信号時消費電流		7	9.8	mA

注1) Mode1は設定禁止となります。使用しないで下さい。

14. アナログ特性

特記なき場合、動作モード: Mode6、LOIN=50.4MHz、IFIP=50.85MHz、 $\Delta f = \pm 1.5\text{kHz}$ 、 $f_{\text{mod}} = 1\text{kHz}$ 、AGC+BPF=F2特性、{AGC_OFF}=0、パッケージ裏面中央の露出パッドはVSSへ接続が適用されます。また外付け回路定数は、外部接続回路推奨例25～27ページに基づき設定しております。

1) LO部

項目	記号	条件	Min.	Typ.	Max.	単位	備考
ローカル周波数	F_{LO}	LOIN		45.9 50.4 57.6		MHz	
入力振幅	V_{LO}	LOIN	0.2		2.0	V _{PP}	注1)

注1) DCカットを介しLOIN端子より入力時。

2) 2nd Mixer部

項目	条件	Min.	Typ.	Max.	単位	備考
入力インピーダンス	注1)		50		Ω	注2)
入力周波数			$F_{\text{LO}} \pm 0.45$		MHz	
電圧利得			28		dB	

注2) 外付けの整合回路を含む。

3) Discriminator部

項目	条件	Min.	Typ.	Max.	単位	備考
復調出力レベル	$\Delta f = \pm 3.0\text{kHz}$, $f_{\text{mod}} = 1\text{kHz}$, LIMITER入力 →AUDIOOUT, {BAND}=1	70	100	130	mVrms	
	$\Delta f = \pm 1.5\text{kHz}$, $f_{\text{mod}} = 1\text{kHz}$, LIMITER入力 →AUDIOOUT, {BAND}=0	70	100	130	mVrms	
S/N比	$\Delta f = \pm 3.0\text{kHz}$, $f_{\text{mod}} = 1\text{kHz}$, $V_{\text{in}} = -16\text{dBm}$ LIMITER入力 →AUDIOOUT, {BAND}=1	43	50		dB	注3)

注3) デエンファシス+BPF回路(0.3～3kHz)通過後


4) 受信総合特性

項目	条件	Min.	Typ.	Max.	単位	備考
12dB SINAD 入力感度			-102		dBm	注4)
TOTALゲイン	動作モード:Mode5 AGCがMaxゲイン設定時 IFIP入力→IFOUT {IFOG[1:0]}=00		84		dB	
	動作モード:Mode5 AGCがMinゲイン設定時 IFIP入力→IFOUT {IFOG[1:0]}=00		32		dB	
C/N比	動作モード:Mode5,BPF=F3特性 IFIP入力→IFOUT 入力: CW,450kHz,-102dBm入力時 帯域=450kHz±3kHz {IFOG[1:0]}=00		17		dB	
IIP3	AGCがMaxゲイン設定時、入力周 波数:50.8635MHz&50.876MHz		-20		dBm	
復調出力レベル	$\Delta f = \pm 3.0\text{kHz}$, $f_{\text{mod}} = 1\text{kHz}$, AGC+BPF=F1特性,{BAND}=1	70	100	130	mVrms	
	$\Delta f = \pm 1.5\text{kHz}$, $f_{\text{mod}} = 1\text{kHz}$, AGC+BPF=F2特性,{BAND}=0	70	100	130	mVrms	
S/N比	$\Delta f = \pm 3.0\text{kHz}$, $f_{\text{mod}} = 1\text{kHz}$, $V_{\text{in}} = -47\text{dBm}$ AGC+BPF=F1特性,{BAND}=1	40	50		dB	注4)
	$\Delta f = \pm 1.5\text{kHz}$, $f_{\text{mod}} = 1\text{kHz}$, $V_{\text{in}} = -47\text{dBm}$ AGC+BPF=F2特性,{BAND}=0	34	44		dB	注4)

注4) デエンファシス+BPF回路(0.3~3kHz)通過後


5) RSSI部

項目	条件	Min.	Typ.	Max.	単位	備考
RSSI出力電圧	IFIP→RSSIOUT, {AGC_OFF}=0 IFIP=-100dBm入力時	0.05	0.3	0.7	V	
	IFIP→RSSIOUT, {AGC_OFF}=0 IFIP=-30dBm入力時	1.4	2.0	2.6	V	



6) ノイズスケルチ回路特性

項目	条件	Min.	Typ.	Max.	単位	備考
ノイズ検出レベル	NRECTO→DETO Highを検出		0.5	0.7	V	
	NRECTO→DETO Lowを検出	0.3	0.4		V	
ノイズ検出特性	NAMPI→NRECTO 入力条件: 31kHz, 0.1mVrms	0.2	0.3	0.4	V	
	NAMPI→NRECTO 入力条件: 31kHz, 0.25mVrms	0.5	0.65	0.8	V	



7) AGC+BPF部

7.1) F0特性 (E)

項目	条件	Min.	Typ.	Max.	単位	備考
フィルタ減衰特性 (450kHzでの利得を 0dBとした相対値)	435kHz			-50	dB	
	442.5kHz	-6			dB	
	457.5kHz	-6			dB	
	465kHz			-50	dB	
ゲインリップル	450±5kHz以内			3	dB	

7.2) F1特性 (F)

項目	条件	Min.	Typ.	Max.	単位	備考
フィルタ減衰特性 (450kHzでの利得を 0dBとした相対値)	437.5kHz			-50	dB	
	444kHz	-6			dB	
	456kHz	-6			dB	
	462.5kHz			-50	dB	
ゲインリップル	450±4kHz以内			3	dB	

7.3) F2特性 (G)






項目	条件	Min.	Typ.	Max.	単位	備考
フィルタ減衰特性 (450kHzでの利得を 0dBとした相対値)	439kHz			-50	dB	
	445.5kHz	-6			dB	
	454.5kHz	-6			dB	
	461kHz			-50	dB	
ゲインリップル	450±3kHz以内			3	dB	

7.4) F3特性 (H)

項目	条件	Min.	Typ.	Max.	単位	備考
フィルタ減衰特性 (450kHzでの利得を 0dBとした相対値)	441kHz			-50	dB	
	447kHz	-6			dB	
	453kHz	-6			dB	
	459kHz			-50	dB	
ゲインリップル	450±2kHz以内			2	dB	

7.5) F4特性 (J)

項目	条件	Min.	Typ.	Max.	単位	備考
フィルタ減衰特性 (450kHzでの利得を 0dBとした相対値)	443kHz			-50	dB	
	448kHz	-6			dB	
	452kHz	-6			dB	
	457kHz			-50	dB	
ゲインリップル	450±1.5kHz以内			2	dB	



8) IFBUF回路特性

項目	条件	Min.	Typ.	Max.	単位	備考
セトリングタイム	IFBUF入力→IFOUT, IFBUF入力=0.32Vppのステップ C _{L2} =21pF, {IFOG[1:0]}=00		100		ns	

注: IFBUF入力に0.32Vppのステップ波を入力した時に1%以内に収束するまでの時間。

15. シリアルインターフェース

Name	ADRS	D7(MSB)	D6	D5	D4	D3	D2	D1	D0(LSB)	W/R
コントロールレジスタ1	0x01	BS[2:0]			BAND	BPF_BW[1:0]		LOFREQ[1:0]		W/R
		0	1	0	0	0	0	0	1	
コントロールレジスタ2	0x02	Reserved	AGC_KEEP	AGC_FAST	Reserved	AGC_TIME[1:0]		AGC1_STEP	CAL	W/R
		0	0	1	1	0	0	1	0	
コントロールレジスタ3	0x03	Reserved						IFOG[1:0]		W/R
		0	0	0	0	0	0	0	0	
ソフトウェアリセット	0x04	SRST[7:0]								W
Reserved	0x05 to 0x0A	Reserved								—
コントロールレジスタ4	0x0B	BPF_BW[2]	AGC_OFF	AGC1_G[5:0]						W/R
		0	0	0	0	0	0	0	1	
コントロールレジスタ5	0x0C	Reserved			AGC2_G[4:0]					W/R
		1	0	0	0	0	0	0	0	

注) 上記アドレス以外はアクセス不可。

アドレス 0x01 (コントロールレジスタ1)

Name	D7(MSB)	D6	D5	D4	D3	D2	D1	D0(LSB)
コントロールレジスタ1	BS[2:0]			BAND	BPF_BW[1:0]		LOFREQ[1:0]	
初期値	0	1	0	0	0	0	0	1

動作モード設定

PDN	BS[2]	BS[1]	BS[0]	モード名	LDOD	LDOA, AGNDIN	LOBUF, VIREF系	MIX~SMF, DI V, AGCC NT	IFBUF	LIMITER, RSSI	DISCRI, Noise Squelch
0	-	-	-	Mode0 (パワーダウン)	OFF	OFF	OFF	OFF	OFF	OFF	OFF
1	0	0	1	Mode1 (注1)	ON	OFF	OFF	OFF	OFF	OFF	OFF
1	0	1	0	Mode2 (初期値)	ON	ON	OFF	OFF	OFF	OFF	OFF
1	0	1	1	Mode3	ON	ON	ON	OFF	OFF	OFF	OFF
1	1	0	0	Mode4	ON	ON	ON	ON	ON	OFF	OFF
1	1	0	1	Mode5	ON	ON	ON	ON	ON	ON	OFF
1	1	1	0	Mode6	ON	ON	ON	ON	OFF	ON	ON
1	1	1	1	Mode7	ON	ON	ON	ON	ON	ON	ON

注1) Mode1は設定禁止となります。使用しないで下さい。

注2) 表中に規定されていないコードの組み合わせは、設定しないで下さい。

BAND: 復調レベルの設定

BAND	機能
0	Narrow
1	Wide

注1) {BAND}に0を書き込むと、 $\Delta f = \pm 1.5\text{kHz dev}$ 入力時のAUDIOOUT出力端での復調レベルが100mVrms typとなります。また、{BAND}に1を書き込むと、 $\Delta f = \pm 3.0\text{kHz dev}$ 入力時のAUDIOOUT出力端での復調レベルが100mVrms typとなります。

BPF_BW[2:0]: BPF帯域切替

BPF_BW [2]	BPF_BW [1]	BPF_BW [0]	記号	6dB減衰帯域	減衰帯域幅
1	0/1	0/1	F0	$\pm 7.5\text{kHz}$	$\pm 15\text{kHz}$ (50dB内)
0	0	0	F1	$\pm 6\text{kHz}$	$\pm 12.5\text{kHz}$ (50dB内)
0	0	1	F2	$\pm 4.5\text{kHz}$	$\pm 11\text{kHz}$ (50dB内)
0	1	0	F3	$\pm 3\text{kHz}$	$\pm 9\text{kHz}$ (50dB内)
0	1	1	F4	$\pm 2\text{kHz}$	$\pm 7\text{kHz}$ (50dB内)

LOFREQ[1:0]: ローカル周波数の設定

LOFREQ [1]	LOFREQ [0]	ローカル周波数
0	0	45.9MHz
0	1	50.4MHz
1	0	57.6MHz

注1) 表中に規定されていないコードの組み合わせは、設定しないで下さい。

アドレス 0x02 (コントロールレジスタ2)

Name	D7(MSB)	D6	D5	D4	D3	D2	D1	D0(LSB)
コントロール レジスタ2	Reserved	AGC_ KEEP	AGC_ FAST	Reserved	AGC_TIME[1:0]		AGC1_ STEP	CAL
初期値	0	0	1	1	0	0	1	0

AGC_KEEP :AGC1/2ゲイン保持機能

AGC機能: ONの時に、AGC_KEEP="1"に設定すると、設定した時のAGC1/AGC2ゲインの状態を保持します。AGC_KEEP="0"に設定すると、AGC1/AGC2のゲインは、IFIP入力信号レベルに応じて切替わります。

0: AGC1/2ゲインはIFIP入力レベルで変化 (default)

1: AGC1/2ゲインは、"1"設定時の値で保持

注1) AGC_KEEPは動作モードMode4~7の時に有効です。

AGC_FAST:AGC制御方法を設定します。

0:AGC1/AGC2出力レベルが上限と下限の間に収束した時(収束時)と収束していない時(アタック/リリース時)で、AGC応答の時定数を切り替えます。アタック/リリース時は

AGC_TIME[1:0]="00"のAGC応答時間で動作し、収束後はAGC_TIME[1:0]で設定した応答時間と同様の判定速度でAGC動作を行います。バースト信号にも早い応答速度でAGC動作が可能です。

(recommended)

1:AGC_TIME[1:0]に記載のAGC応答時間でAGC制御動作を行います。(default)

注1) AGC_FAST=0, AGC_TIME[1:0]="11", AGC1_STEP=0の設定によりAGCの追従速度を調整することで、大入力の妨害波に反応するAGCの周期的な動作を抑制し、良好なACS(Adjacent Channel Selectivity)特性を実現します。

AGC_TIME[1:0] : AGC応答時間の設定

AGC1ゲイン及び、AGC2ゲインが1ステップ切り替わる時の応答時間を設定できます。

AGC_TIME [1]	AGC_TIME [0]	AGC応答時間 [ms]					
		AGC1_STEP=0設定時			AGC1_STEP=1設定時		
		状態A	状態B	状態C	状態A	状態B	状態C
0	0	0.56	8.50	8.50	0.38	4.35	4.35
0	1	0.92	8.79	8.79	0.56	4.50	4.50
1	0	1.64	9.37	9.37	0.93	4.79	4.79
1	1	3.08	10.52	10.52	1.66	5.38	5.38

注1) ゲインが最大から最小、最小から最大に変化するまでの応答時間を示します。

注2) AGC応答時間は、以下の3つの状態に応じて異なります。

状態A: AGC1出力レベルが上限を超えた場合

状態B: AGC1出力レベルが上限を超えずにAGC2出力レベルが上限を超えた場合

状態C: AGC2出力レベルが下限を下回った場合

注3) AGC_FAST=0, AGC_TIME[1:0]="11", AGC1_STEP=0の設定によりAGCの追従速度を調整することで、大入力の妨害波に反応するAGCの周期的な動作を抑制し、良好なACS(Adjacent Channel Selectivity)特性を実現します。

データ	設定項目	機能		備考
		0	1	
AGC1_STEP	AGC1のゲイン切替幅の設定(注1)	±1dB(recommended)	±2dB	
CAL	Discriminator部 キャリブレーション開始トリガ(注2)	無効	開始	

注1) AGC_FAST=0, AGC_TIME[1:0]="11", AGC1_STEP=0の設定によりAGCの追従速度を調整することで、大入力の妨害波に反応するAGCの周期的な動作を抑制し、良好なACS(Adjacent Channel Selectivity)特性を実現します。

注2) {CAL}の立ち上がりを検出して、Discriminator部のキャリブレーションを実施します。キャリブレーション終了後は自動的に"0"に設定されます。キャリブレーションには、1.3msを必要とします。詳細については、“キャリブレーション動作説明”の項を参照ください。

アドレス 0x03 (コントロールレジスタ3)

Name	D7(MSB)	D6	D5	D4	D3	D2	D1	D0(LSB)
コントロールレジスタ3	Reserved						IFOG[1:0]	
初期値	0	0	0	0	0	0	0	0

IFOG[1:0]:IFBUFのゲイン設定

IFOG [1]	IFOG [0]	IFBUFのゲイン[dB]
0	0	6
0	1	9
1	0	12
1	1	15

アドレス 0x04 (ソフトウェアリセット)

Name	D7(MSB)	D6	D5	D4	D3	D2	D1	D0(LSB)
ソフトウェアリセット	SRST[7:0]							
初期値	—	—	—	—	—	—	—	—

SRST[7:0]レジスタに0x04:10101010データを書き込むと、ソフトウェアリセットが実行されます。詳細については、“システムリセット”の項を参照ください。

アドレス 0x0B (コントロールレジスタ4)

Name	D7(MSB)	D6	D5	D4	D3	D2	D1	D0(LSB)
コントロール レジスタ4	BPF_BW[2]	AGC_OFF	AGC1_G[5:0]					
初期値	0	0	0	0	0	0	0	1

データ	設定項目	機能		備考
		0	1	
BPF_BW[2]	F0 (±7.5kHz)	OFF	ON	
AGC_ OFF	AGC機能	Disable (AGC Auto operation)	Enable (AGC manual operation)	
AGC1_G[5:0]	AGC1ゲイン調整	21~-19dBを1dBステップで調整		{AGC_OFF}=1 の時に有効

AGC1_G[5]	AGC1_G[4]	AGC1_G[3]	AGC1_G[2]	AGC1_G[1]	AGC1_G[0]	ゲイン[dB]
0	1	0	1	0	1	21
0	1	0	1	0	0	20
0	1	0	0	1	1	19
0	1	0	0	1	0	18
0	1	0	0	0	1	17
0	1	0	0	0	0	16
0	0	1	1	1	1	15
0	0	1	1	1	0	14
0	0	1	1	0	1	13
0	0	1	1	0	0	12
0	0	1	0	1	1	11
0	0	1	0	1	0	10
0	0	1	0	0	1	9
0	0	1	0	0	0	8
0	0	0	1	1	1	7
0	0	0	1	1	0	6
0	0	0	1	0	1	5
0	0	0	1	0	0	4
0	0	0	0	1	1	3
0	0	0	0	1	0	2
0	0	0	0	0	1	1
0	0	0	0	0	0	0
1	1	1	1	1	1	-1
1	1	1	1	1	0	-2
1	1	1	1	0	1	-3
1	1	1	1	0	0	-4
1	1	1	0	1	1	-5
1	1	1	0	1	0	-6
1	1	1	0	0	1	-7
1	1	1	0	0	0	-8
1	1	0	1	1	1	-9
1	1	0	1	1	0	-10
1	1	0	1	0	1	-11
1	1	0	1	0	0	-12
1	1	0	0	1	1	-13
1	1	0	0	1	0	-14
1	1	0	0	0	1	-15
1	1	0	0	0	0	-16
1	0	1	1	1	1	-17
1	0	1	1	1	0	-18
1	0	1	1	0	1	-19

注1) 表中に規定されていないコードの組み合わせは、設定しないで下さい。

アドレス 0x0C (コントロールレジスタ5)

Name	D7(MSB)	D6	D5	D4	D3	D2	D1	D0(LSB)
コントロール レジスタ5	Reserved			AGC2_G[4:0]				
初期値	1	0	0	0	0	0	0	0

Data	Function	Operation		Notes
		0	1	
AGC2_G[4:0]	AGC2ゲイン調整	12～0dBを1dBステップで調整		{AGC_OFF}=1 の時に有効

AGC2_G[4]	AGC2_G[3]	AGC2_G[2]	AGC2_G[1]	AGC2_G[0]	ゲイン[dB]
0	1	1	0	0	12
0	1	0	1	1	11
0	1	0	1	0	10
0	1	0	0	1	9
0	1	0	0	0	8
0	0	1	1	1	7
0	0	1	1	0	6
0	0	1	0	1	5
0	0	1	0	0	4
0	0	0	1	1	3
0	0	0	1	0	2
0	0	0	0	1	1
0	0	0	0	0	0

注1) 表中に規定されていないコードの組み合わせは、設定しないで下さい。


16. キャリブレーション動作説明

本LSIは、Discriminator内のVCOの自走周波数及び、復調レベルのキャリブレーション機能を有します。VCOの動作レンジを確保し、且つ、復調レベルを仕様範囲内に確保する為には、受信動作を開始する前にキャリブレーションを実施する必要があります。

キャリブレーションを行う前には、以下の制御が必要です。



- ① 外部のTCXOを立上げ、LO信号を安定供給される状態にします。
- ② アドレス0x01 {BS[2:0]}に"110"を設定し、動作モードをMode6にします。これにより、キャリブレーション動作に必要な回路(LOBUF、VIREF、Discriminator)がパワーアップし、500us後までにはキャリブレーションが可能な状態になります。
- ③ その後、アドレス0x02 {CAL}に"1"を書き込むことによりキャリブレーションを開始します。なお、一度キャリブレーション動作が実行されると、マスターリセット以外ではキャリブレーション動作を止めることはできません。{CAL}に"0"を書き込んでも、キャリブレーションは最後まで実行されます。
- ④ キャリブレーション結果はマスターリセット動作、もしくはPDNをパワーダウン設定、もしくは電源を落とさない限りデータは保持されます。
- ⑤ キャリブレーションが完了してから、Discriminatorが安定するまで1.5msかかります。

パワーアップタイミング推奨例



17. AGC動作説明


本LSIには2つのAGC回路が内蔵されており、IFIP端子からの信号レベルに応じてAGC1/2にてゲインを制御します。以下に{AGC1_STEP}=0/1、{IFOG[1:0]}=00、{AGC_OFF}=0に設定した場合の入出力特性を示します。また、{AGC_OFF}=1に設定すると{AGC1_G[5:0]}、{AGC2_G[4:0]}をマニュアルで調整することが可能です。



18. 外部接続回路推奨例


1) 電源安定化容量

電源に含まれるリップル、ノイズ等を除去するため、VDD-VSS端子間に下図のようにコンデンサを接続してください。コンデンサは両端子間の最短距離に配置すると効果的です。




2) AGND安定化容量

AGNDOUT,AGNDIN端子には、VSSとの間に1 μ F以上のコンデンサを接続しAGND信号の安定化を図るようご推奨いたします。コンデンサはできるだけ各端子の近くに配置してください。




3) BIAS出力




4) VREFA出力

VREFA出力信号の安定化のため、VREFA端子にはAVSSとの間に220nFのコンデンサを接続してください。




5) VREFD出力


VREFD出力信号の安定化のため、VREFD端子にはDVSSとの間に220nFのコンデンサを接続してください。




6) MIX入力



7) LOIN入力




8) Discriminator出力



9) Noise Amp

下図のようにバンドパスフィルタを構成できます。定数設定は、式(1)~(3)に従ってください。




$$(1) \quad f_0 = \frac{1}{2\pi\sqrt{R_3(R_1 // R_2)C_2C_3}}$$

$$(2) \quad G_v = \frac{R_3}{2R_1}$$


$$(3) \quad Q^2 = \frac{R_3}{4(R_1 // R_2)}$$

10) NRECTO出力


ノイズ検出立上り時間は、 $C1=0.1\mu\text{F}$ と内部抵抗 $75\text{k}\Omega$ との時定数に比例します。



11) RSSIOUT出力




12) DETO出力



19. パッケージ

□ マーキング




[YWWL内容]

Y: 製造時期 西暦年号下1桁
 WW: 製造時期 週
 L: 製造ロット 識別コード

□ パッケージ外形寸法図

パッケージタイプ: 32pin QFN (4.0 x 4.0 x 0.7mm, 0.4mm pitch)



注) パッケージ裏面中央の露出パッド(Exposed Pad)は、オープンまたはVSSに接続してください。

重要な注意事項

0. 本書に記載された弊社製品（以下、「本製品」といいます。）、および、本製品の仕様につきましては、本製品改善のために予告なく変更することがあります。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであることを弊社営業担当、あるいは弊社特約店営業担当にご確認ください。
1. 本書に記載された情報は、本製品の動作例、応用例を説明するものであり、その使用に際して弊社および第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うものではありません。お客様の機器設計において当該情報を使用される場合は、お客様の責任において行って頂くとともに、当該情報の使用に起因してお客様または第三者に生じた損害に対し、弊社はその責任を負うものではありません。
2. 本製品は、医療機器、航空宇宙用機器、輸送機器、交通信号機器、燃焼機器、原子力制御用機器、各種安全装置など、その装置・機器の故障や動作不良が、直接または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極めて高い信頼性を要求される用途に使用されることを意図しておらず、保証もされていません。そのため、別途弊社より書面で許諾された場合を除き、これらの用途に本製品を使用しないでください。万が一、これらの用途に本製品を使用された場合、弊社は、当該使用から生ずる損害等の責任を一切負うものではありません。
3. 弊社は品質、信頼性の向上に努めておりますが、電子製品は一般に誤作動または故障する場合があります。本製品をご使用頂く場合は、本製品の誤作動や故障により、生命、身体、財産等が侵害されることのないよう、お客様の責任において、本製品を搭載されるお客様の製品に必要な安全設計を行うことをお願いします。
4. 本製品および本書記載の技術情報を、大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他軍事用途の目的で使用しないでください。本製品および本書記載の技術情報を輸出または非居住者に提供する場合は、「外国為替及び外国貿易法」その他の適用ある輸出関連法令を遵守し、必要な手続を行ってください。本製品および本書記載の技術情報を国内外の法令および規則により製造、使用、販売を禁止されている機器・システムに使用しないでください。
5. 本製品の環境適合性等の詳細につきましては、製品個別に必ず弊社営業担当までお問合せください。本製品のご使用に際しては、特定の物質の含有・使用を規制するRoHS指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようにご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、弊社は一切の責任を負いかねます。
6. お客様の転売等によりこの注意事項に反して本製品が使用され、その使用から損害等が生じた場合はお客様にて当該損害をご負担または補償して頂きますのでご了承ください。
7. 本書の全部または一部を、弊社の事前の書面による承諾なしに、転載または複製することを禁じます。

●関連製品

Part#	Description	Comments
Mixer		
AK1220	100MHz~900MHz 高線形性ダウンコンバージョンミキサー	IIP3:+22dBm
AK1222	100MHz~900MHz 低消費電流ダウンコンバージョンミキサー	IDD:2.9mA
AK1224	100MHz~900MHz 低ノイズ、高線形性ダウンコンバージョンミキサー	NF:8.5dB, IIP3:+18dBm
AK1228	10MHz~2GHz アップダウンコンバージョンミキサー	3V動作対応, NF:8.5dB
AK1221	0.7GHz~3.5GHz 高線形性ダウンコンバージョンミキサー	IIP3:+25dBm
AK1223	3GHz~8.5GHz 高線形性ダウンコンバージョンミキサー	IIP3:+13dB, NF:15dB
PLL Synthesizer		
AK1541	20MHz~600MHz 低消費電流 Fractional-N 周波数シンセサイザ	IDD:4.6mA
AK1542A	20MHz~600MHz 低消費電流 Integer-N 周波数シンセサイザ	IDD:2.2mA
AK1543	400MHz~1.3GHz 低消費電流 Fractional-N 周波数シンセサイザ	IDD:5.1mA
AK1544	400MHz~1.3GHz 低消費電流 Integer-N 周波数シンセサイザ	IDD:2.8mA
AK1590	60MHz~1GHz Fractional-N 周波数シンセサイザ	IDD:2.5mA
AK1545	0.5GHz~3.5GHz Integer-N 周波数シンセサイザ	16-TSSOPパッケージ
AK1546	0.5GHz~3GHz 低Phase Noise Integer-N 周波数シンセサイザ	規格化位相雑音:-226dBc/Hz
AK1547	0.5GHz~4GHz Integer-N 周波数シンセサイザ	5V動作対応
AK1548	1GHz~8GHz 低Phase Noise Integer-N 周波数シンセサイザ	規格化位相雑音:-226dBc/Hz
IFVGA		
AK1291	100~300MHz アナログ制御方式 可変ゲインアンプ	ダイナミックレンジ:30dB
integrated VCO		
AK1572	690MHz~4GHz Frac.-N PLL/VCO内蔵ダウンコンバージョンミキサー	IIP3:24dBm, -111dBc/Hz@100kHz
AK1575	690MHz~4GHz Frac.-N PLL/VCO内蔵アップコンバージョンミキサー	IIP3:24dBm, -111dBc/Hz@100kHz
IF Receiver (2nd Mixer + IF BPF + FM Detector)		
AK2364	帯域可変IFBPF内蔵 FM検波LSI	帯域可変:±10kHz ~ ±4.5kHz
AK2365A	帯域可変IFBPF内蔵 IFIC	帯域可変:±7.5kHz ~ ±2kHz
Analog BB for PMR/LMR		
AK2345C	CTCSS用エンコーダ/デコーダ	24-VSOPパッケージ
AK2360/ AK2360A	周波数反転方式(3.376kHz/3.020kHz)秘話LSI	8-SOPパッケージ
AK2363	MSKモデム/DTMFレシーバ搭載LSI	24-QFNパッケージ
AK2346B	0.3-2.55/3.0kHz アナログ音声フィルタ、	24-VSOPパッケージ
AK2346A	エンファシス、コンパンダ、秘話回路、MSKモデム内蔵LSI	24-QFNパッケージ
AK2347B	0.3-2.55/3.0kHzアナログ音声フィルタ、 エンファシス、コンパンダ、秘話回路、CTCSSフィルタ内蔵LSI	24-VSOPパッケージ
Function IC		
AK2330	8-bit 8ch 電子ボリューム	各ch毎の基準電圧設定が可能
AK2331	8-bit 4ch 電子ボリューム	各ch毎の基準電圧設定が可能

上記情報は、予告なく変更することがあります。ご使用を検討の際には、上記情報が最新のものであることを弊社営業担当、あるいは弊社特約店営業担当にご確認ください。