FAQ - Digital Audio Interfaces

Digital Audio Receiver의 Master Clock 동작 Mode(CM Bits)의 동작의 차이는 무엇인가요?

[Q0082]

Answer

Rx가 무입력이 된 경우 (Unlock상태)의 PLL Clock Source가 다릅니다.
Mode0 : PLL은 자력으로 움직입니다.
Mode2 : 외장 XTAL의 Clcok으로 동작합니다.

AK4118의 RX Bus는 DoP Format신호를 전송할 수 있습니까?

[Q0083]

Answer

AK4118의 RX Bus는 DoP Format신호를 전송할 수 있습니다.

Receiver 대응 Device의 RX 입력 Pin에 신호가 없을 경우, Audio I/F출력신호는 어떻게 되나요?

[Q0084]

Answer

입력신호가 없던가, 입력신호가 S/PDIF Format을 Support하지 않는 경우, Clock Recovery Block의 PLL은 Unlock상태로 됩니다.

Clock Mode 0(CM [1:0] = 00) 에서는 Device는 Audio I/F (MCLKO1=1.5MHz ~ 5.0MHz)로 Free Running Clock을 출력합니다.

Clock Mode  2 (CM [1:0] = 10)에서는 Device는XTI Pin으로의 Clcok입력에 따라서 Clcok을 출력합니다.

AK4115을 2대 사용한 System에서,  이 2대에 완전히 동일한 신호를 RX, Audio I/F에 각각 입력한 경우, Audio I/F출력, DIT출력에서 위상 틀어짐이 발생합니까?

[Q0085]

Answer

Device 내부의 동작 Timing은 외부에서의 입력(RX, Audio I/F for TX)로 결정되기 때문에, 입력의 Timing이 동일하다고 하면, 출력의 위상 틀어짐은 발생하지 않습니다. AK4118A도 동일합니다.

AK4115에서 RX, TX을 비동기 Mode에서 동시 동작 시킬 경우, 출력 설정으로 한 B,C,U pin은 , RX Bus의 신호가 출력이 되는가요?

[Q0086]

Answer

AK4115가 비동기 Mode(ASYNC Bit= 1)로 동작하는 경우,B, C, U pin이 출력 (BCU_IO bit= 1、BCU bit=1) 로 설정되면 DIT기능은 정기적으로 이상하게 됩니다.
반면, DIR은 정상으로 동작합니다.
DIR과 DIT을 동시 동작 시키기 위해서는
① B, C, U 단자를 입력 설정 (BCU_IO bit= 0) 
또는 
② B, C, U단자를 출력 Low 설정 (BCU bit= 0) 로 해 주세요.
이 경우B, C, U pin은 DIR의  Block Start, Channel Status, User Data출력에는 사용 할 수 없습니다.

FAQ - Digital Audio Interfaces

Digital Audio Interfaces

[Q0082]
・What is the difference between Master Clock Operation Mode 0 and Mode 2 of the Digital Audio Receiver products line?
A.
・PLL clock source when RX input is stopped (UNLOCK state) is different.
Mode 0: PLL is operated on free running clock.
Mode 2: PLL is operated by an external XTAL clock.
Was it helpful?
Yes
No
Thank you We will reflect your opinion on the improvement of the web content.
[Q0083]
・Can the AK4118A accept DoP format signals?
A.
・Yes, it can. DoP data can be transferred without any change in format.
Was it helpful?
Yes
No
Thank you We will reflect your opinion on the improvement of the web content.
[Q0084]
・What is the output signal of Audio I/F if there is no input signal to the receiver input channels (RX)?
A.
・The PLL in the clock recovery block will be in Unlock state if there is no input signal or the input signal does not support S/PDIF format. 
 In Clock Mode 0 (CM[1:0] = 00) the device outputs as free running clock on the Audio I/F (MCLK01 ~= 1.5MHz ~ 5MHz). 
 In Clock Mode 2 (CM[1:0] = 10) the device will output the clock according to the clock input to the XTI pin.
Was it helpful?
Yes
No
Thank you We will reflect your opinion on the improvement of the web content.
[Q0085]
・If exactly the same signals are input to the two AK4115's that are used in the same system, will a phase shift occur between DIT output and Audio I/F output of each devices?
A.
・Since the internal timing depends on the external input (RX, Audio I/F for TX) signal, the phase shift between two devices does not occur at the the receiving part (RX) and the transmitting part (TX).
Was it helpful?
Yes
No
Thank you We will reflect your opinion on the improvement of the web content.
[Q0086]
・When RX and TX path in the AK4115 are operated in asynchronous mode at the same time, are B, C, U signals for RX path outputted?
A.
・In the case that the AK4115 operates in the asynchronous mode (ASYNC bit = "1"), DIT function periodically becomes abnormal if the B, C, U pins are set as output (BCU_IO bit = 1, BCU bit = 1). 
On the other hand, the DIR operates normally. 
To realize simultaneous operation with DIR and DIT,
(1) the B, C, U pins should be configured to input setting (BCU_IO bit = 0),
 or 
(2) set the B, C, U pins to low output setting (BCU bit=0).
The B, C, U pins cannot be used for Block-Start, Channel Status and User Data Monitoring functions of the DIR on this setting.
Was it helpful?
Yes
No
Thank you We will reflect your opinion on the improvement of the web content.