FAQ - 采样率转换器

回答

输出LSB数据后SDTO管脚输出低电平。

回答

下位数据不会被使用。

回答

SRC会输出Zero数据。

回答

群延迟可以通过如下算式计算出。计算式根据输出格式不同会不同。
1. Output Format: LSB/MSB justified时，Group Delay=55/fsi+2.5/fso
2. Output Format: I2S时，Group Delay =55/fsi+2.0/fso 
 (采样率输入: fsi，输出: fso) 
但请注意实际上群延迟会存在最大1fsi 或 1fs左右的误差。

回答

如果停止输入LRCK/BICK，PLL将处于Unclock状态，SDTO输出“0”。由于输出电平突然变为“0”，因此会出现POP噪声。请使用Softmute功能，或者输入“0”数据来回避POP噪声。之后再次供给LRCK/BICK，PLL会自动锁定，IC正常启动，并且在输入时钟100ms以后输出正常数据。

回答

AK4127的群延迟如下。
Group　Delay：54/fsi+2/fso 
 (采样率输入: fsi，输出:fso)
但实际上群延迟会存在最大1fsi 或 1fso左右的误差。

回答

REFCLK 频率越高，PLL越容易锁定，锁定时间也会越短。

回答

REFCLK 频率越高，PLL越容易锁定，锁定时间也会越短。

回答

REFCLK 频率越高，PLL越容易锁定，锁定时间也会越短。

回答

AK4128A的输出延迟为: 64/fs=54/fsi＋10/fso。注意存在1/fs左右的误差。
 (55/fsi＋9/fso 或53/fsi＋11/fso) 
输入端的延迟主要来自"FIR"模块 (54/fsi)。"DEM"模块不存在延迟。"SRC" 模块的延迟为10/fso。

回答

ILRCK 和OLRCK同相位的条件下，群延迟与输出音频数据格式有关。
输入 → 输出
I2S → LSBJ/MSBJ :  1.5/fs 
I2S → I2S :  1.0/fs 
LSBJ/MSBJ → LSBJ/MSBJ :  1.0/fs 
LSBJ/MSBJ → I2S :  0.5/fs 
请注意，以上的群延迟存在±1fs左右的误差。

回答

SRC模块是以24bit数据进行处理的。如果选择16bit输出的话，SRC的结果被四舍五入为16bit后输出。

回答

此变换在TDM模式下可以支持。最大采样率为48kHz。

回答

AK4129不支持2个非同步TDM输入源的变换。并且输出fs也不在定义范围内。

回答

AK4129不支持同时输入TDM和I2S 的变换。并且输出端fs也不在定义范围内。

回答

在TDM输出格式下，AK4129仅支持fs=48kHz，并不支持fs=192kHz。另外，输入端支持同期或非同期模式。

回答

AK4129仅支持32bit/slot TDM格式。

回答

如果切换时不进行Power down的话，有可能会输出Pop噪声。
为了消除Pop噪声，可以使用Mute功能进行时钟切换，切换时先对IC进行Mute然后再变更频率。 (Mute时间以及解除方法等请参考数据手册) 

回答

8ch的输出之间不会产生相位偏移。

回答

有出现相位偏差的可能性。AK4128A SRC模块的工作时钟是内置OSC。所以即使外部时钟 (BICK、ILRCK、OBICK、OLRCK)是同样的，每个内置OSC的工作频率也会存在偏差。这样频率转换时序就会产生偏差，导致2个SRC输出相位存在偏差。