検索
Image of language 日本 | 日本語
あなたの国または地域を選択してください

search

FAQ - オーディオ SRC

サンプルレートコンバーター

[Q0062]
・データ出力フォーマットに関して、LSBのデータを出力した後のSDTOの出力レベルはどのようになりますか?(不定、Hレベル、Lレベル?)
A.
・SDTOピンは、Lowレベル出力となります。
お役に立ちましたか?
Yes
No
ご回答いただきありがとうございます。 みなさまのご意見を、WEBコンテンツの改善に反映させていただきます。
[Q0063]
・入力bit長設定より長いbit長のデータを入力した場合、下位のデータはどうなりますか?
 例:入力データbit長:20bit、入力データ24bitの場合下位4bitはどうなりますか?
A.
・下位のデータはSRC内部に取り込まれません。
お役に立ちましたか?
Yes
No
ご回答いただきありがとうございます。 みなさまのご意見を、WEBコンテンツの改善に反映させていただきます。
[Q0064]
・SRC製品のDITHER設定をON状態で、ゼロデータを入力した場合SRC出力はどうなりますか?
A.
・SRCは、Zeroデータが出力します。
お役に立ちましたか?
Yes
No
ご回答いただきありがとうございます。 みなさまのご意見を、WEBコンテンツの改善に反映させていただきます。
[Q0065]
・AK4121Aで入出力間のGroupDelayを教えて下さい。
A.
・Group Delayは下記の計算式で算出できます。出力Portのフォーマットによって異なります。
1.output format :LSB/MSB justifiedの時:Group Delay =55/fsi+2.5/fso 
 2.output format :I2Sの時:Group Delay =55/fsi+2.0/fso 
 (Sample Rate 入力:fsi、出力:fso) 
但し1fsi/1fso程度の差はあります。
お役に立ちましたか?
Yes
No
ご回答いただきありがとうございます。 みなさまのご意見を、WEBコンテンツの改善に反映させていただきます。
[Q0066]
・AK4127で入力のLRCK/BICKが止まった場合どうなりますか?その後通常の信号(BICK,LRCK,SDTIデータ)を再度入力したら通常動作に戻りますか?
A.
・入力側のLRCK/BICKが止まると内蔵PLLがUNLOCK状態となりSDTO出力がゼロになります。この時出力が突然ゼロになるのでボツ音が発生します。ソフトミュート機能またはゼロデータを入れる事でボツ音を回避する事が可能です。その後再度LRCK/BICK入力されるとPLLがロックし、通常の立ち上がり動作をします。クロック入力後100ms後には正常なデータが出力されます。
お役に立ちましたか?
Yes
No
ご回答いただきありがとうございます。 みなさまのご意見を、WEBコンテンツの改善に反映させていただきます。
[Q0067]
・AK4127の入出力間のGroup Delayを教えて下さい。
A.
・AK4127の出力遅延時間は、以下の通りです。
Group Delay:54/fsi+2/fso 
 (Sample Rate 入力:fsi、出力:fso) 
但し1fsi/1fso程度の差はあります。
お役に立ちましたか?
Yes
No
ご回答いただきありがとうございます。 みなさまのご意見を、WEBコンテンツの改善に反映させていただきます。
[Q0068]
・AK4127でPLLの参照クロック (REFCLK) を選択する時の考え方を教えてください。
A.
・REFCLKの周波数が早い方がロックしやすく、ロック時間も早いとうメリットがあります。
お役に立ちましたか?
Yes
No
ご回答いただきありがとうございます。 みなさまのご意見を、WEBコンテンツの改善に反映させていただきます。
[Q0069]
・AK4128Aで同期モードで入力TDMフォーマットのデータ (48KHz, 24bit) を4系統ステレオI2S (44.1KHz, 16bit) データに変換可能でしょうか?
A.
・サンプリングレート変換、bit長変換が可能です。
お役に立ちましたか?
Yes
No
ご回答いただきありがとうございます。 みなさまのご意見を、WEBコンテンツの改善に反映させていただきます。
[Q0070]
・AK4128Aを動作させるために Input Port側のマスタクロック (IMCLKピン) の入力は必要でしょうか?
A.
・IMCLKは必ずしも必要ありません。各入力ポートIBICK, ILRCKでデータを取り込めます。 IMCLKクロックは、SRCの出力ポートに接続されるコンバータのMasterClockとして使用が可能です。
お役に立ちましたか?
Yes
No
ご回答いただきありがとうございます。 みなさまのご意見を、WEBコンテンツの改善に反映させていただきます。
[Q0071]
・AK4128AにおいてGroup Delay時間を教えてください。 また、ブロック図に「DEM」、「FIR」、「SRC」機能がそれぞれ描かれていますが、Group DelayはFIRが大部分でしょうか?「DEM」,「SRC」部の遅延はありますか?
A.
・AK4128Aの出力遅延は、64/fs=54/fsi+10/fsoとなります。ただし、1/fs程度の誤差はございます。(55/fsi+9/fsoもしくは53/fsi+11/fso)
 入力側遅延の54/fsiのほとんどはFIR部分です。DEM部分は遅延はありません。SRCの遅延は10/fsoです。
お役に立ちましたか?
Yes
No
ご回答いただきありがとうございます。 みなさまのご意見を、WEBコンテンツの改善に反映させていただきます。
[Q0072]
・AK4127, AK4128A, AK4129のバイパスモード設定時で、入力から出力までのGroup Delayを教えてください。
A.
・ILRCK=OLRCKが同位相の条件で入力、出力ポートのAudioデータフォーマットにより異なります。
  入力              →    出力
  I2S                →    LSBJ/MSBJ   :    1.5/fs 
 I2S                 →   I2S                  :    1.0/fs 
 LSBJ/MSBJ   →   LSBJ/MSBJ   :   1.0/fs 
 LSBJ/MSBJ   →   I2S                 :   0.5/fs 
但し、取り込みタイミングにより±1fsの誤差はあります。
お役に立ちましたか?
Yes
No
ご回答いただきありがとうございます。 みなさまのご意見を、WEBコンテンツの改善に反映させていただきます。
[Q0073]
・AK4129で入力24bit → 出力16bitの場合、残りのビット信号 8bit分はどのように処理されますでしょうか?
A.
・SRCブロックは24bitで処理されます。しかし16bit出力設定にした時は、SRCの結果を16bitで丸めて出力します。
お役に立ちましたか?
Yes
No
ご回答いただきありがとうございます。 みなさまのご意見を、WEBコンテンツの改善に反映させていただきます。
[Q0074]
・AK4129で下記の変換は可能でしょうか?
TDM data input (fs=192/96kHz) → TDM data output (fs=48kHz)
A.
・入出力ポートともTDMモードは対応していますが、サンプルレートのmaxは、48kHzです。
お役に立ちましたか?
Yes
No
ご回答いただきありがとうございます。 みなさまのご意見を、WEBコンテンツの改善に反映させていただきます。
[Q0075]
・AK4129で下記の変換は可能でしょうか? 
TDM data input (fs=48kHz) + TDM data input (fs=48kHz) → TDM data output (fs=96kHz) 
(入力TDMは非同期)
A.
・非同期の2つのTDMソースを変換する機能はありません。また出力側fsが仕様外となります。
お役に立ちましたか?
Yes
No
ご回答いただきありがとうございます。 みなさまのご意見を、WEBコンテンツの改善に反映させていただきます。
[Q0076]
・AK4129で下記の変換は可能でしょうか? 
TDM data input (fs=48kHz) + I2S 2ch data input (fs=48kHz) → TDM data output (fs=96kHz) 
(入力源は非同期)
A.
・TDMとI2Sの2つの入力ソースを変換する機能がございません。また出力側fsが仕様外となります。
お役に立ちましたか?
Yes
No
ご回答いただきありがとうございます。 みなさまのご意見を、WEBコンテンツの改善に反映させていただきます。
[Q0077]
・AK4129で下記の変換は可能でしょうか? 
I2S x 3 data input (fs=48KHz) → TDM data output (fs=192KHz)
A.
・AK4129は、出力portのTDM formatはfsは192KHzは対応しておりません。48KHzまで対応しています。入力側portは、非同期、同期両方に対応しています。
お役に立ちましたか?
Yes
No
ご回答いただきありがとうございます。 みなさまのご意見を、WEBコンテンツの改善に反映させていただきます。
[Q0078]
・AK4129で下記の変換は可能でしょうか? 
32bit/slotのTDMフォーマットは対応していますが、これを24bit/slotのTDMフォーマットには対応していますか?
A.
・AK4129ではTDMフォーマットは、1Slotあたりのbit数は32bit固定ですので24bitに詰めるという使い方はできません。
お役に立ちましたか?
Yes
No
ご回答いただきありがとうございます。 みなさまのご意見を、WEBコンテンツの改善に反映させていただきます。
[Q0079]
・AK4129でクロックを切り替える場合、パワーダウンするかRSTN bitを0にするように記載がありますが、パワーダウン/リセットをしないとどのような影響がありますか?
A.
・パワーダウンをせずにクロックの切り替えを行うと異音出力される可能性があります。
パワーダウン/RSTN bitを入れて頂くのが第一ですが、Muteをかけて周波数変更を行い、一定時間(仕様書参照)待ち、Muteを解除する方法もあります。
お役に立ちましたか?
Yes
No
ご回答いただきありがとうございます。 みなさまのご意見を、WEBコンテンツの改善に反映させていただきます。
[Q0080]
・AK4128Aを1つ使用して、入力8chを同期モードで動作させて場合、出力8chの位相ずれはありますか?
A.
・位相ずれは発生しません。
お役に立ちましたか?
Yes
No
ご回答いただきありがとうございます。 みなさまのご意見を、WEBコンテンツの改善に反映させていただきます。
[Q0081]
・AK4128Aを2つ使用して、入力16chを同期モードで動作させた場合、出力16chの位相ずれはありますか?
A.
・AK4128AのSRCブロックは内蔵OSCで動作します。たとえ外部クロック(IBICK, ILRCK, OBICK, OLRCK)が同じだったとしても、この2つの内蔵OSCの動作周波数はチップ毎で同じにはなりません。
SRCブロックは異なる周波数で動作しているため変換タイミングがずれるかもしれません。
その結果2つのSRC出力データの位相はわずかにずれる可能性があります。
お役に立ちましたか?
Yes
No
ご回答いただきありがとうございます。 みなさまのご意見を、WEBコンテンツの改善に反映させていただきます。

VELVET SOUND